本发明公开了一种阵列基板及其制造方法和电子纸显示器,方法包括:在第一衬底基板上沉积源漏金属薄膜和掺杂半导体层薄膜,通过构图工艺形成包括掺杂半导体层、源电极、漏电极和数据线的图案;再沉积半导体层薄膜,通过构图工艺形成包括半导体层的图案;再沉积栅绝缘层薄膜和栅金属薄膜,通过构图工艺形成包括栅绝缘层、栅电极和栅线的图案;再沉积栅极保护层薄膜,通过构图工艺形成包括栅极保护层和过孔的图案;最后沉积像素电极薄膜,通过构图工艺形成包括像素电极的图案;像素电极通过过孔与漏电极连接。本发明技术方案采用顶栅式结构以遮挡环境光对TFT沟道的照射,降低了漏电流对阵列基板显示性能的影响,提高了阵列基板的显示质量。
1.一种电子纸显示器中阵列基板的制造方法,其特征在于,包括:在第一衬底基板上沉积源漏金属薄膜和掺杂半导体层薄膜,通过构图工艺形成包括掺杂半导体层、源电极、漏电极和数据线的图案;在形成上述图案的第一衬底基板上沉积半导体层薄膜,通过构图工艺形成包括半导体层的图案;在形成上述图案的第一衬底基板上沉积栅绝缘层薄膜和栅金属薄膜,通过构图工艺形成包括栅电极和栅线的图案;在形成上述图案的第一衬底基板上沉积栅极保护层薄膜,通过构图工艺形成包括栅极保护层和过孔的图案;在形成上述图案的第一衬底基板上沉积像素电极薄膜,通过构图工艺形成包括像素电极的图案;所述像素电极通过所述过孔与所述漏电极连接,该像素电极覆盖本像素单元内除栅线以外的所有图案。
2.根据权利要求1所述的阵列基板的制造方法,其特征在于,通过构图工艺形成包括掺杂半导体层、源电极、漏电极和数据线的图案包括:在所述掺杂半导体层薄膜上涂覆光刻胶;采用掩模版对所述光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案,所述光刻胶完全保留区域对应所述掺杂半导体层、源电极、漏电极和数据线图案;刻蚀所述光刻胶完全去除区域的掺杂半导体层薄膜和源漏金属薄膜,形成包括所述掺杂半导体层、源电极、漏电极和数据线的图案;去除所述光刻胶完全保留区域的光刻胶。
3.根据权利要求2所述的阵列基板的制造方法,其特征在于,在形成所述掺杂半导体层、源电极、漏电极和数据线时还包括:形成存储电容。
4.根据权利要求1所述的阵列基板的制造方法,其特征在于,通过构图工艺形成包括半导体层的图案包括:在所述半导体层薄膜上涂覆光刻胶;采用掩模版对所述光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案,所述光刻胶完全保留区域对应所述半导体层图案;对所述光刻胶完全去除区域的半导体层薄膜进行刻蚀,形成包括所述半导体层的图案;去除所述光刻胶完全保留区域的光刻胶。
5.根据权利要求1所述的阵列基板的制造方法,其特征在于,通过构图工艺形成包括栅电极和栅线的图案包括:在所述栅金属薄膜上涂覆光刻胶;采用掩模版对所述光刻胶进行曝光显影,形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案,所述光刻胶完全保留区域对应所述栅电极和栅线;对所述光刻胶完全去除区域的栅金属薄膜进行刻蚀,形成包括所述栅电极和栅线的图案;去除所述光刻胶完全保留区域的光刻胶。
6.根据权利要求1所述的阵列基板的制造方法,其特征在于,通过构图工艺形成包括栅极保护层和过孔的图案包括:在所述栅极保护层薄膜上涂覆光刻胶;采用掩模版对所述光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案,所述光刻胶完全去除区域对应所述过孔;刻蚀所述光刻胶完全去除区域对应的栅极保护层薄膜、所述栅绝缘层、和所述掺杂半导体层,形成包括栅极保护层和过孔的图案;去除所述光刻胶完全保留区域的光刻胶。
7.根据权利要求1所述的阵列基板的制造方法,其特征在于,所述像素电极形成于所述衬底基板上、且覆盖相邻像单元中与所述像素电极邻接的栅线。
8.根据权利要求7所述的阵列基板的制造方法,其特征在于,所述栅极保护层的厚度大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="194"/>
9.一种电子纸显示器中阵列基板,包括:第一衬底基板,所述第一衬底基板上形成有纵横交叉的栅线和数据线,所述栅线和所述数据线围设形成像素单元;每个像素单元包括像素电极、栅电极、源电极、漏电极和有源层,所述栅电极与所述栅线连接,所述源电极和所述数据线连接,所述漏电极和所述像素电极连接,所述有源层位于所述栅电极、源电极和漏电极之间;所述栅电极和有源层之间形成有栅绝缘层;其特征在于:所述源电极、漏电极和数据线形成于所述第一衬底基板上;所述有源层包括掺杂半导体层和半导体层,所述掺杂半导体层形成于所述源电极和漏电极之上,所述半导体层形成于所述源电极和漏电极之间,并与所述掺杂半导体层连接;所述半导体层上方覆盖有所述栅绝缘层;所述栅电极形成于所述栅绝缘层上对应所述半导体层的位置;所述栅电极上形成有栅极保护层;所述像素电极形成于所述栅极保护层之上,并通过贯穿所述栅极保护层、栅绝缘层和掺杂半导体层的过孔与所述漏电极连接,该像素电极覆盖本像素单元内除栅线以外的所有图案。
10.根据权利要求9所述的阵列基板,其特征在于,还包括存储电容,所述存储电容与所述数据线、所述源电极和所述漏电极同层形成、且与所述数据线平行设置。
11.根据权利要求9所述的阵列基板,其特征在于,所述像素电极形成于所述衬底基板上、且覆盖相邻像单元中与所述像素电极邻接的栅线。
12.根据权利要求11所述的阵列基板,其特征在于,所述栅极保护层的厚度大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="213"/>
13.根据权利要求9所述的阵列基板,其特征在于,所述栅电极的厚度大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="212"/>
14.一种电子纸显示器,其特征在于,包括对盒设置的上基板和权利要求9-13任一项所述的电子纸显示器中阵列基板,所述上基板和电子纸显示器中阵列基板中夹设有显示介质。
15.根据权利要求14所述的电子纸显示器,其特征在于:所述上基板包括第二衬底基板;所述第二衬底基板上形成有公共电极、彩色树脂和黑矩阵,或所述第二衬底基板上形成有公共电极。技术领域
本发明涉及有源显示技术,尤其涉及一种阵列基板及其制造方法和电子纸显示器。
背景技术
电子纸显示器是一种兼具显示器和纸两者优点的新的显示装置,其显示效果与纸张接近,具有柔性显示、携带轻便、可擦写、功耗低等优点。有源电子纸显示器主要包括上基板、电子墨水层(显示介质,可以是电泳膜或者聚合物分散液晶(Polymerxa0Dispersedxa0Liquidxa0Crystal;简称为:PDLC)膜)和下基板(通常是阵列基板),通常采用底栅反交叠结构,由涂覆电泳粒子的上基板与阵列基板直接粘接构成。目前有源电子纸显示器多为反射型显示器,不需要背光源,通过反射环境光源显示图像;在电子墨水层中包含白色颜料粒子和黑色粒子,利用反射能力佳的白色颜料粒子来显示亮态,吸收能力佳的黑色粒子来显示暗态。由于有源电子纸显示器不需要背光源,驱动有源电子纸显示器的阵列基板可以采用反射型设计。现有阵列基板的典型结构包括衬底基板;衬底基板上形成有横纵交叉的数据线和栅线;数据线和栅线围设形成矩阵形式排列的像素单元;每个像素单元包括薄膜晶体管(Thinxa0Filmxa0Transistor;简称为:TFT)开关和像素电极;其中,TFT开关包括栅电极、源电极、漏电极和有源层;栅电极连接栅线,源电极连接数据线,漏电极连接像素电极,有源层形成在源电极和漏电极与栅电极之间。衬底基板上一般还形成有公共电极线,用于向公共电极输入公共电压。但是,现有电子纸显示器主要采用底栅反交叠结构,在该结构中无法直接在上基板中设置黑矩阵遮挡阵列基板上的TFT区域,因此,TFT区域内的沟道会受到透过电泳粒子层的外界环境光的照射,产生较大的漏电流,造成显示时的交叉串扰和电子纸显示器对比度的降低,并且,若用电泳膜作为电子墨水层,需要采用很高的驱动电压,功耗很大。针对上述问题,现有技术提出在阵列基板中增加黑色有机感光材料制成的挡光层来遮挡TFT区域的沟道,并吸收从电泳粒子层透射过来的环境光,以避免沟道中产生漏电流。图1所示为增加了有机感光材料形成的挡光层的阵列基板的剖切结构示意图,该阵列基板包括衬底基板1,衬底基板1上形成有栅线(未示出)、栅电极3、栅绝缘层4、半导体层61、掺杂半导体层62、源电极7、漏电极8、数据线(未示出)、钝化层9、挡光层12、过孔10和像素电极11。其中,挡光层12是在形成钝化层9之后,在衬底基板1上涂覆黑色有机感光材料,并通过曝光刻蚀工艺在黑色有机感光材料上刻蚀形成过孔10后形成的;像素电极11通过过孔10与漏电极8连接。通过在阵列基板中增设挡光层可以消除交叉串扰,提高电子纸显示器的对比度。但是,该方法需要特殊的黑色有机感光材料,并且对黑色有机感光材料的浓度也有较高要求;另外,该技术方案在制备阵列基板的过程中,要求黑色有机感光材料具有一定的平整度和硬度,并能承受在其表面溅射像素电极薄膜时的工艺制备温度(300度左右);上述要求在TFT的制备工艺上难度较大,工艺比较复杂,使得上述技术方案在实施上有一定难度,进而无法解决底栅反交叠结构下出现的漏电流的问题。
发明内容
本发明提供一种阵列基板及其制造方法和电子纸显示器,以降低漏电流对阵列基板显示性能的影响,提高阵列基板的显示质量。本发明提供一种阵列基板的制造方法,包括:在第一衬底基板上沉积源漏金属薄膜和掺杂半导体层薄膜,通过构图工艺形成包括掺杂半导体层、源电极、漏电极和数据线的图案;在形成上述图案的第一衬底基板上沉积半导体层薄膜,通过构图工艺形成包括半导体层的图案;在形成上述图案的第一衬底基板上沉积栅绝缘层薄膜和栅金属薄膜,通过构图工艺形成包括栅绝缘层、栅电极和栅线的图案;在形成上述图案的第一衬底基板上沉积栅极保护层薄膜,通过构图工艺形成包括栅极保护层和过孔的图案;在形成上述图案的第一衬底基板上沉积像素电极薄膜,通过构图工艺形成包括像素电极的图案;所述像素电极通过所述过孔与所述漏电极连接。如上所述阵列基板的制造方法,其中,所述像素电极形成于所述衬底基板上、且覆盖相邻像单元中与所述像素电极邻接的栅线。本发明又提供一种阵列基板,包括第一衬底基板,所述第一衬底基板上形成有纵横交叉的栅线和数据线,所述栅线和所述数据线围设形成像素单元;每个像素单元包括像素电极、栅电极、源电极、漏电极和有源层,所述栅电极与所述栅线连接,所述源电极和所述数据线连接,所述漏电极和所述像素电极连接,所述有源层位于所述栅电极、源电极和漏电极之间;所述栅电极和有源层之间形成有栅绝缘层;所述源电极、漏电极和数据线形成于所述第一衬底基板上;所述有源层包括掺杂半导体层和半导体层,所述掺杂半导体层形成于所述源电极和漏电极之上,所述半导体层形成于所述源电极和漏电极之间,并与所述掺杂半导体层连接;所述半导体层上方覆盖有所述栅绝缘层;所述栅电极形成于所述栅绝缘层上对应所述半导体层的位置;所述栅电极上形成有栅极保护层;所述像素电极形成于所述栅极保护层之上,并通过贯穿所述栅极保护层、栅绝缘层和掺杂半导体层的过孔与所述漏电极连接。在上所述的阵列基板,其中,所述像素电极形成于所述衬底基板上、且覆盖相邻像单元中与所述像素电极邻接的栅线。本发明还提供一种电子纸显示器,包括对盒设置的上基板和本发明提供的任一阵列基板,所述上基板和阵列基板中夹设有显示介质。本发明提供的阵列基板及其制造方法和电子纸显示器,采用栅电极形成于TFT沟道之上的顶栅式结构,利用栅电极可以挡住环境光对TFT沟道的光照,避免了TFT沟道出现漏电流,降低了漏电流对阵列基板显示性能的影响,提高了阵列基板的显示质量。进一步,在本实施例技术方案中,像素电极形成于阵列基板顶层,同时覆盖沿栅线扫描方向的下一行栅线,降低了栅线对阵列基本上层显示介质的干扰,提高了阵列基板的显示画面的整体品质。
附图说明
图1为现有阵列基板增加了挡光层的阵列基板的剖切结构示意图;图2为本发明实施例一提供的阵列基板的制造方法的流程图;图3A为本发明实施例二提供的阵列基板的制造方法的流程图;图3B为本发明实施例二提供的阵列基板的制造方法中形成包括掺杂半导体层、源电极、漏电极和数据线的图案的阵列基板侧视结构示意图;图3C为本发明实施例二提供的阵列基板的制造方法中形成包括半导体层的图案的阵列基板的侧视结构示意图;图3D为本发明实施例二提供的阵列基板的制造方法中形成包括栅绝缘层、栅电极和栅线的图案的阵列基板的侧视结构示意图;图3E为本发明实施例二提供的阵列基板的制造方法中形成包括栅极保护层和过孔的图案的阵列基板的侧视结构示意图;图3F为本发明实施例二提供的阵列基板的制造方法中形成包括像素电极的图案的阵列基板的侧视结构示意图;图3G为本发明实施例二提供的阵列基板的制造方法形成的阵列基板的局部俯视结构示意图;图4A为本发明实施例三提供的阵列基板的制造方法的流程图;图4B为本发明实施例三提供的阵列基板的制造方法中形成包括掺杂半导体层、源电极、漏电极、数据线和存储电容的图案的阵列基板的局部俯视示意图;图4C为沿图4B中A-A线的侧视结构示意图;图4D为本发明实施例三提供的阵列基板的制造方法形成的阵列基板的局部俯视结构示意图;图5A为本发明实施例四提供的阵列基板的制造方法的流程图;图5B为本发明实施例四提供的阵列基板的制造方法形成的阵列基板的局部俯视结构示意图;图5C为沿图5B中A-A线的一种侧视结构示意图;图5D为沿图5B中A-A线的另一种侧视结构示意图。主要附图标记:1-衬底基板;xa0xa0xa0xa0xa0xa02-栅线;xa0xa0xa0xa0xa0xa0xa0xa0xa0xa03-栅电极;4-栅绝缘层;xa0xa0xa0xa0xa0xa05-数据线;xa0xa0xa0xa0xa0xa0xa0xa06-有源层;61-半导体层;xa0xa0xa0xa0xa062-掺杂半导体层;xa07-源电极;8-漏电极;xa0xa0xa0xa0xa0xa0xa0xa09-钝化层;xa0xa0xa0xa0xa0xa0xa0xa010-过孔;11-像素电极;xa0xa0xa0xa0xa012-挡光层;xa0xa0xa0xa0xa0xa0xa013-栅极保护层;14-存储电容。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。实施例一图2为本发明实施例一提供的阵列基板的制造方法的流程图,如图2所示,该阵列基板的制造方法包括:步骤201、在第一衬底基板上依次沉积源漏金属薄膜和掺杂半导体层薄膜,通过构图工艺形成包括掺杂半导体层、源电极、漏电极和数据线的图案,掺杂半导体层包括分别位于源电极、漏电极之上的部分;具体的,可以采用溅射工艺在第一衬底基板上沉积源漏金属薄膜,然后采用等离子体增强化学气相沉积(Plasmaxa0Chemicalxa0Vaporxa0Deposition;简称为:PECVD)方法在源漏金属薄膜上沉积掺杂半导体层薄膜;其中,源漏金属薄膜可以采用铝(Al)、钼(Mo)、钕(Nd)等金属元素;掺杂半导体层薄膜的材料优选采用N+-a-Si。接着,通过构图工艺形成掺杂半导体层、源电极、漏电极和数据线等图案。其中,源电极和漏电极之间被刻蚀断开,用于形成TFT沟道。步骤202、在形成上述图案的第一衬底基板上沉积半导体层薄膜,通过构图工艺形成包括半导体层的图案;该半导体层形成于源电极和漏电极之间,与分别位于源电极、漏电极之上的掺杂半导体层相接触,并通过掺杂半导体层分别与源电极和漏电极连接,以形成TFT沟道;半导体层和掺杂半导体层共同作为有源层。步骤203、在形成上述图案的第一衬底基板上沉积栅绝缘层薄膜和栅金属薄膜,通过构图工艺形成包括栅电极和栅线的图案;具体的,可以通过PECVD方法在形成有源层图案的第一衬底基板上沉积栅绝缘层薄膜,然后采用溅射工艺沉积栅金属薄膜,例如Mo;接着,对上述薄膜进行构图形成栅电极和栅线。其中,由于栅绝缘层用于使栅电极与有源层绝缘,因此,在第一衬底基板上沉积的栅绝缘层薄膜可直接作为栅绝缘层,即栅绝缘层覆盖于整个第一衬底基板,同时覆盖其下层各种图案。栅电极对应半导体层的位置形成在栅绝缘层上方,即对应于TFT沟道设置,并且和源电极、漏电极有交叠。步骤204、在形成上述图案的第一衬底基板上沉积栅极保护层薄膜,通过构图工艺形成包括栅极保护层和过孔的图案;其中,栅极保护层主要用于使栅电极与栅电极上层的其他图案相绝缘,以保护栅电极。在本实施例中,过孔贯穿栅极保护层、栅绝缘层和掺杂半导体层。步骤205、在形成上述图案的第一衬底基板上沉积像素电极薄膜,通过构图工艺形成包括像素电极的图案;其中,像素电极通过过孔与漏电极连接。其中,像素电极形成于栅极保护层之上,且部分形成于过孔中与漏电极连接。其中,在本实施例中涉及的构图工艺通常包括涂覆光刻胶、曝光显影、刻蚀和去除光刻胶等操作。本实施例的阵列基板的制造方法,通过上述沉积和构图工艺形成了具有顶栅式结构的阵列基板,栅电极位于TFT沟道之上,可以遮挡环境光对TFT沟道的照射,避免了TFT沟道中因受到光照产生漏电流,降低了漏电流对阵列基板显示性能的影响,提高了阵列基板的显示质量。实施例二图3A为本发明实施例二提供的阵列基板的制造方法的流程图,在实施例一的基础上,该阵列基板的制造方法形成的阵列基板可以为反射型有源显示器中的阵列基板,如图3A所示,本实施例的制造方法包括:步骤301、在第一衬底基板沉积源漏金属薄膜和掺杂半导体层薄膜;具体的,可以采用溅射工艺在第一衬底基板上沉积源漏金属薄膜,然后采用PECVD方法在源漏金属薄膜上沉积掺杂半导体层薄膜。步骤3021、在掺杂半导体层薄膜上涂覆光刻胶;步骤3022、采用掩模版对光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案,所述光刻胶完全保留区域对应所述掺杂半导体层、源电极、漏电极和数据线图案;步骤3023、采用干法刻蚀工艺,刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜,形成包括掺杂半导体层的图案;步骤3024、采用湿法刻蚀工艺,刻蚀掉光刻胶完全去除区域的源漏金属薄膜,形成包括源电极、漏电极和数据线的图案;其中,上述步骤3021-步骤3024为实施例一中步骤201中通过构图工艺形成包括掺杂半导体层、源电极、漏电极、数据线和TFT沟道的图案的一种具体实施方式。通过上述步骤形成的包括掺杂半导体层、源电极、漏电极和数据线的图案的阵列基板的侧视结构如图3B所示,具体包括第一衬底基板1、源电极7、漏电极8和掺杂半导体层62。步骤303、在形成上述图案的第一衬底基板上沉积半导体层薄膜;步骤3041、在半导体层薄膜上涂覆光刻胶;步骤3042、采用掩模版对光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案;其中,光刻胶完全保留区域对应于TFT沟道区域,即对应于半导体层图案。步骤3043、对光刻胶完全去除区域的半导体层薄膜进行刻蚀,形成包括半导体层的图案;即通过刻蚀掉光刻胶完全去除区域的半导体层薄膜,形成位于源电极和漏电极之间并与掺杂半导体层连接的半导体层。其中,上述步骤3041-步骤3043为实施例一中步骤202中通过构图工艺形成包括半导体层的图案的一种具体实施方式。通过上述步骤形成的包括半导体层的图案的阵列基板侧视结构如图3C所示,具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62,形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61;其中半导体层61和掺杂半导体层62共同作为有源层6(如图3G所示)。步骤305、在形成上述图案的第一衬底基板上沉积栅绝缘层薄膜和栅金属薄膜;具体的,可以通过PECVD方法在形成有源层图案的第一衬底基板上沉积栅绝缘层薄膜,然后采用溅射工艺沉积栅金属薄膜。在现有底栅式阵列基板的结构中,通过使栅电极与其上层图案(即有源层)相互绝缘而保护栅电极的膜层为栅绝缘层,该栅绝缘层覆盖于栅电极上方;其中,由于在阵列基板的各图案中,栅电极的厚度相对较厚,而为了不影响后续图案,对覆盖于栅电极上方的栅绝缘层的厚度具有较为严格的要求,通常栅绝缘层的厚度在ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="175"/>左右。因此,在现有底栅式阵列基板中,无法通过减小栅绝缘层的厚度来增加栅绝缘层的电容。与现有技术不同,本实施例的阵列基板为顶栅式结构,通过使栅电极与有源层绝缘以保护栅电极的栅绝缘层薄膜沉积于有源层之上,栅绝缘层覆盖于有源层上方。由于在阵列基板的各图案中,有源层的厚度相对小于栅电极的厚度,因此,在本实施例中栅绝缘层的厚度可以适当减小,以增大单位面积栅绝缘层的电容,进而增强TFT的充电能力,提高阵列基板的显示性能。基于常见有源层和栅电极厚度的大小关系,采用本实施例技术方案形成阵列基板中的栅绝缘层的厚度可以比现有技术(例如ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="181"/>)减小20%-50%。其中,若比ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="182"/>小20%,则本实施例中的栅绝缘层厚度为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="202"/>若比ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="190"/>小50%,则本实施例的栅绝缘层厚度约为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="191"/>栅绝缘层减小以上厚度将会极大的增加其电容,明显提高阵列基板的性能。进一步,在现有底栅式阵列基板的结构中,由于栅电极形成于阵列基板的其他图案之下,而栅电极的厚度还相对较厚,因此为避免对其上层图案造成影响,对栅电极的厚度具有严格要求,不能随意增加栅电极的厚度,因此,通过增加栅电极的厚度以降低栅电极信号的延迟对底栅式阵列基板来说是一种难度较大的技术方案。而本实施例的栅金属薄膜沉积于其他图案之上,形成的栅电极几乎位于阵列基板上所有图案(除像素电极)的上方,栅电极对其下方各图案的影响远小于现有底栅式结构,因此,采用本实施例技术方案可以适当增加栅电极的厚度,以减小栅电极的电阻,降低栅电极信号的延迟,进一步提高阵列基板的显示质量。其中,本实施例的栅电极的厚度可以大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="195"/>(现有技术通常为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="195"/>),或者可比现有技术常用厚度值增大10%-30%。由于栅电极厚度具体增大多少与制造工艺以及所用材料等因素均有较大关系,因此,本实施例提供的栅电极厚度仅用于供本领域技术人员参考,并不做限定。另外,除了通过增大栅电极的厚度以降低栅电极电阻外,本实施例的栅电极还可以选用导电率更小的金属材料(例如铝、铜等),同样可以降低栅电极的电阻,减小栅电极信号的延迟,提高阵列基板的显示质量。进一步,本实施例还可以同时采用上述两种方式,即使用导电率更小的金属材料做栅电极,并同时增加栅电极的厚度,以进一步降低栅电极电阻,减小栅电极信号的延迟,提高阵列基板的显示质量。步骤3061、在栅金属薄膜上涂覆光刻胶;步骤3062、采用掩模版对光刻胶进行曝光显影,形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案;其中,光刻胶完全保留区域对应栅电极和栅线图案。步骤3063、对光刻胶完全去除区域的栅金属薄膜进行刻蚀,形成包括栅电极和栅线的图案;其中,上述步骤3061-步骤3063为实施例一中步骤203中通过构图工艺形成包括栅电极和栅线的图案的一种具体实施方式。通过上述步骤形成的包括栅绝缘层、栅电极和栅线的图案的阵列基板侧视结构如图3D所示,具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4和栅电极3;其中,栅绝缘层4覆盖整个第一衬底基板1,栅电极3形成于栅绝缘层4之上对应于半导体层图案的位置,即对应于TFT沟道。步骤307、在形成上述图案的第一衬底基板上沉积栅极保护层薄膜;步骤3081、在栅极保护层薄膜上涂覆光刻胶;步骤3082、采用掩模版对光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案;其中,光刻胶完全去除区域对应于形成于漏电极之上的过孔。步骤3083、采用干法刻蚀工艺,依次刻蚀光刻胶完全去除区域对应的栅极保护层薄膜和栅绝缘层;步骤3084、采用湿法刻蚀工艺,刻蚀光刻胶完全去除区域对应的掺杂半导体层,形成包括栅极保护层和过孔的图案;其中,在刻蚀掺杂半导体层时,可进行适当过刻,以便使漏电极与下一步形成的像素电极能够充分接触。其中,上述步骤3081-步骤3084为实施例一中步骤204中通过构图工艺形成包括栅极保护层和过孔的图案的一种具体实施方式。通过上述步骤形成的包括栅极保护层和过孔的图案的阵列基板的侧视结构如图3E所示,具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4、栅电极3、栅极保护层13和过孔10;其中,过孔10贯穿栅极保护层13、栅绝缘层4和掺杂半导体层62,露出部分漏电极8。步骤309、在形成上述图案的第一衬底基板上沉积像素电极薄膜;步骤3101、在像素电极薄膜上涂覆光刻胶;步骤3102、采用掩模版对光刻胶进行曝光显影,形成包括光刻胶完全去除区域和光刻胶完全保留区域的光刻胶图案;其中,本实施例中光刻胶完全保留区域对应于第一衬底基板上像素区域;光刻胶完全去除区域对应于第一衬底基板上除了像素区域以外的区域。步骤3103、对光刻胶完全去除区域的像素电极薄膜进行刻蚀,形成包括像素电极的图案;其中,像素电极包括沉积于过孔的部分,以通过过孔与漏电极连接。其中通过上述步骤形成的包括像素电极图案的阵列基板的侧视结构如图3F所示,具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4、栅电极3、栅极保护层13、过孔10和通过过孔10与漏电极8连接的像素电极11;至此形成本实施例的阵列基板。在此需要说明,在本实施例中形成各图案后还包括去除残留光刻胶(即完全保留区域的光刻胶)的步骤,由于该步骤属于本领域技术人员的公知常识,故在本实施例中未一一示出,以简化描述。其中,由于本实施例形成的阵列基板为反射式有源显示器中的阵列基板,像素电极通过反射环境光进行显示,因此像素电极的材料可以为透明导电材料,例如氧化铟锡(ITO),也可以为非透明导电材料,例如电阻率较小的金属材料,减小对公共电极信号的延迟。本实施例的阵列基板的制造方法形成了具有栅电极位于TFT沟道上方的顶栅式结构的阵列基板,栅电极可以遮挡环境光对TFT沟道的照射,避免了TFT沟道因受到光照产生的漏电流,降低了漏电流对阵列基板显示性能的影响,提高了阵列基板的显示性能;同时,由于采用顶栅式结构,栅绝缘层的厚度可以减小,提高了TFT的充电能力,而栅电极的厚度可以增加,降低了栅电极的电阻,降低了栅电极信号的延迟,进一步提高了阵列基板的性能。实施例三图4A为本发明实施例三案提供的阵列基板的制造方法的流程图,本实施例可基于实施例一或实施例二实现,以基于实施例一为例,如图4A所示,步骤201形成包括掺杂半导体层、源电极、漏电极和数据线的图案具体包括:步骤2011、在掺杂半导体层薄膜上涂覆光刻胶;步骤2012、采用掩模版对光刻胶进行曝光显影,形成包括光刻胶完全保留区域和光刻胶完全去除区域的光刻胶图案,所述光刻胶完全保留区域对应于掺杂半导体层、源电极、漏电极、数据线和存储电容图案;步骤2013、采用干法刻蚀工艺,刻蚀掉光刻胶完全去除区域的掺杂半导体层薄膜,形成包括掺杂半导体层的图案;步骤2014、采用湿法刻蚀工艺,刻蚀掉光刻胶完全去除区域的源漏金属薄膜,形成包括源电极、漏电极、数据线和存储电容的图案。即在本实施例中,在形成源电极、漏电极和数据线的同时还包括形成存储电容。当基于实施例二时,上述技术方案要求在步骤3024中同时刻蚀出存储电容。其中,图4B为本发明实施例三提供的阵列基板的制造方法中形成包括掺杂半导体层、源电极、漏电极、数据线和存储电容的图案的阵列基板的局部俯视示意图,图4C为沿图4B中A-A线的侧视结构示意图;图4B和图4C所示为存储电容14的一种实施结构,存储电容14形成在数据线之间,与数据线、源电极、漏电极断开且沿与数据线平行的方向延伸。本领域技术人员可以根据本实施例的启示对存储电容14的形状进行适应性改变。在此说明,由于掺杂半导体层与源电极、漏电极、数据线和存储电容通过同一构图工艺形成,因此,除了源电极和漏电极上方的掺杂半导体层之外,数据线和存储电容上方也形成有一层掺杂半导体层薄膜,在图4B中仅给出源电极和漏电极的标号,而并未示出掺杂半导体层,掺杂半导体层的结构具体可参见图4C。在本实施例中,存储电容与源电极、漏电极同时形成在第一衬底基板上,省略了单独形成存储电容的制造工艺,因此,简化了阵列基板的制造工艺,节约了制造成本;另外,当所形成的阵列基板为采用反射式结构的阵列基板时,由于存储电容设置于像素电极下方,不会遮挡像素电极,因此,存储电容不会影响阵列基板的开口率。基于此,在充分考虑源电极和漏电极等导电图案的基础上,可以适当增大存储电容的面积,以增大存储电容。而根据TFT的电学特性可知,增大存储电容可减弱数据线、栅线与像素电极之间的耦合电容效应,可有效降低像素电极的跳变电压,增强像素电极电压的保持率,并可进一步提高阵列基板的显示效果。即本实施例技术方案还具有通过增大存储电容以进一步提高阵列基板的显示质量的优势。其他步骤可参见实施例一的描述,图4D为本实施例最终形成的阵列基板的局部俯视结构示意图。实施例四图5A为本发明实施例四提供的阵列基板的制造方法的流程图。本实施例可基于上述实施例实现,且本实施例技术方案适用于制造反射型设计的阵列基板。如图5A所示,实施例二中步骤205具体包括以下步骤:步骤2051、在形成上述图案的第一衬底基板上沉积像素电极薄膜;在本实施例中,具体是指将像素电极薄膜沉积于第一衬底基板的顶层,且经过构图工艺形成的像素电极覆盖相邻像单元中与该像素电极邻接的栅线,另外该像素电极还覆盖该像素电极所在像素单元(后续成为本像素单元)内的数据线、源电极、漏电极、栅电极和有源层等,即覆盖本像素单元内除栅线以外的所有图案。其中,当栅线扫描方向与该像素电极覆盖相邻像素单元中栅线的方向相一致时,由于在本像素单元被导通时,被该像素电极所覆盖的栅线(即相对于本像素单元的栅线的下一行栅线)上没有信号,因此,通过覆盖下一行栅线可以避免像素电极对下一像素单元上方显示介质的影响。步骤2052、通过构图工艺形成包括像素电极的图案。其中,本步骤中的构图工艺同样包括涂覆光刻胶、采用掩模版进行曝光显影、刻蚀和去除光刻胶等操作。其他步骤可参见上述实施例的描述,最终本实施例形成的阵列基板的局部俯视结构可参见如图5B,图5C所示为沿图5B中A-A线的阵列基板的一种侧视结构。本实施例的阵列基板具体包括第一衬底基板1、源电极7、漏电极8、掺杂半导体层62、形成于源电极7和漏电极8之间并与掺杂半导体层62连接的半导体层61、栅绝缘层4、栅电极3、栅极保护层13、过孔10和通过过孔10与漏电极8连接的像素电极11。在本实施例中,像素电极11包括沉积于过孔10中的部分,以通过过孔10与漏电极8连接;且像素电极11还覆盖了本像素单元内的数据线5和薄膜晶体管,以及沿栅线扫描方向的相邻像素单元的栅线2。本实施例形成的阵列基板与上述实施例的区别在于像素电极的覆盖范围不同。当阵列基板为用于电泳显示装置时,采用本实施例增大像素电极的覆盖面积的技术方案,一方面可以提高阵列基板的开口率;另一方面,通过像素电极对本像素单元的数据线和相邻像素单元中与像素电极邻接的栅线的覆盖可以显著降低数据线和栅线对阵列基板上层的显示介质的干扰,进而提高了阵列基板的显示画面的整体品质。进一步,在上述技术方案中,可以通过增大栅极保护层的厚度,以避免因增大像素电极覆盖面积造成的对其覆盖下的导电图案造成的干扰。本实施例提供的栅极保护层的厚度大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="187"/>优选大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="194"/>其中,若栅极保护层以氮化硅为材料,则栅极保护层的厚度优选为大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="192"/>而小于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="117"/>ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="62"/>其中,由于栅极保护层的厚度与制造工艺以及所采用的材料等因素有关,因此,本实施例提供的栅极保护层的厚度仅供本领域技术人员参考,并不做限定。本实施例通过增大栅极保护层的厚度,可以降低覆盖于数据线和栅线上的像素电极对其覆盖下的导电图案的干扰,为通过增大像素电极的覆盖面积以提高开口率、减小数据线、栅线对上层显示介质的干扰等提供了实施基础。其中,为了降低像素电极对其覆盖下的导电图案的影响,以及数据线、栅线对上层显示介质的干扰,除了增大栅极保护层的厚度之外,本实施例还可以采用介电常数更小的材料作为栅极保护层来实现上述目的。进一步,为了达到更好绝缘效果,本实施例还可以在采用介电常数较小栅极保护层的同时,增大栅极保护层的厚度。基于该技术方案形成的阵列基板的另一种侧视结构如图5D所示。结合图5C可看出,图5D所示阵列基板的栅极保护层的厚度明显大于图5C所示。实施例五本发明实施例五提供一种阵列基板,参见图3G和图3F,该阵列基板包括第一衬底基板1,所述第一衬底基板1上形成横纵交叉的栅线2和数据线5,栅线2和数据线5围设形成多个像素单元;每个像素单元中包括像素电极11、栅电极3、源电极7、漏电极8和有源层6;有源层6位于栅电极3、源电极7和漏电极8之间;栅电极3与栅线2连接,源电极7与数据线5连接,像素电极11与漏电极8连接;栅电极3和有源层6之间形成有栅绝缘层4;其中:源电极7、漏电极8和数据线5形成于第一衬底基板1上;其中有源层6包括半导体层61和掺杂半导体层62;掺杂半导体层62形成于源电极7和漏电极8之上,半导体层61形成于源电极7和漏电极8之间,并与掺杂半导体层62连接;半导体层61上方覆盖有栅绝缘层4;栅电极3和栅线2形成于栅绝缘层4上,且栅电极3形成于栅绝缘层4上对应半导体层61的位置,即栅电极3位于TFT沟道上方可以遮挡TFT沟道;栅电极3和栅线2上形成有栅极保护层13;像素电极11形成于栅极保护层13之上,并通过贯穿栅极保护层13、栅绝缘层4和掺杂半导体层62的过孔10与漏电极8连接。本实施例的阵列基板具有顶栅式结构,其中栅电极位于有源层或TFT沟道上方,可以遮挡环境光对TFT沟道的照射,避免了TFT沟道中因受到光照产生漏电流,降低了漏电流对阵列基板显示性能的影响,因此,本实施例的阵列基板具有较佳的显示质量。其中,在现有底栅式阵列基板的结构中,通过使栅电极与其上层图案(即有源层)相互绝缘而保护栅电极的膜层为栅绝缘层,该栅绝缘层覆盖于栅电极上方;其中,由于在阵列基板的各图案中,栅电极的厚度相对较厚,而为了不影响后续图案,对覆盖于栅电极上方的栅绝缘层的厚度具有较为严格的要求,通常栅绝缘层的厚度在ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="178"/>左右。因此,在现有底栅式阵列基板中,无法通过减小栅绝缘层的厚度来增加栅绝缘层的电容。与现有技术不同,本实施例的阵列基板为顶栅式结构,通过使栅电极与有源层绝缘以保护栅电极的栅绝缘层薄膜沉积于有源层之上,栅绝缘层覆盖于有源层上方。由于在阵列基板的各图案中,有源层的厚度相对小于栅电极的厚度,因此,在本实施例中栅绝缘层的厚度可以适当减小,以增大单位面积栅绝缘层的电容,进而增强TFT的充电能力,提高阵列基板的显示性能。基于常见有源层和栅电极厚度的大小关系,本实施例的阵列基板的栅绝缘层的厚度可以比现有技术(例如ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="181"/>)小20%-50%。其中,若比ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="179"/>小20%,则本实施例中的栅绝缘层厚度为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="202"/>若比ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="190"/>大50%,则本实施例的栅绝缘层厚度约为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="189"/>栅绝缘层减小以上厚度将会极大的增加其电容,增大TFT的充电电流,使阵列基板具有较佳的性能。另外,与现有底栅式结构不同,本实施例阵列基板的栅金属薄膜沉积于其他图案之上,形成的栅电极几乎位于阵列基板上所有图案(除像素电极)的上方,栅电极对其下方图案的影响远小于现有底栅式结构,因此,本实施例的阵列基板可以适当增加栅电极的厚度,以减小栅电极的电阻,降低栅电极信号的延迟,进一步提高阵列基板的显示质量。本实施例中栅电极的厚度可以大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="183"/>(现有技术通常为ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="182"/>),或者可比现有技术常用厚度值增大10%-30%。另外,除了通过增大栅电极的厚度以降低栅电极电阻外,本实施例的栅电极还可以选用导电率更小的金属材料(例如铝、铜等),同样可以降低栅电极的电阻,减小栅电极信号的延迟,提高阵列基板的显示质量。进一步,本实施例还可以同时采用上述两种方式,即使用导电率更小的金属材料做栅电极,并同时增加栅电极的厚度,以进一步降低栅电极电阻,减小栅电极信号的延迟,提高阵列基板的显示质量。实施例六本发明实施例六提供一种阵列基板,参见图4B-图4D,在实施例五的基础上,该阵列基板可以作为反射型有源显示器的阵列基板。其中,本实施例的阵列基板还包括存储电容14,且该存储电容14是在形成源电极7、漏电极8和数据线5的同时,采用与源电极7、漏电极8和数据线5相同的材料同层同步形成。该阵列基板的存储电容的具体形成方法可以参照上述实施例三中的相关描述。本实施例六提供的阵列基板可以应用于电子纸显示器,其中第一衬底基板的材料为柔性材料。在本实施例中,存储电容与源电极、漏电极同时形成在第一衬底基板上,省略了单独形成存储电容的制造工艺,因此,简化了阵列基板的制造工艺,节约了制造成本;另外,由于在该反射式结构的阵列基板中,存储电容设置于像素电极下方,不会遮挡像素电极,因此,存储电容不会影响阵列基板的开口率。基于此,在充分考虑源电极和漏电极等导电图案的基础上,可以适当增大存储电容的面积,以增大存储电容。而根据TFT的电学特性可知,增大存储电容可减弱数据线、栅线与像素电极之间的耦合电容效应,可有效降低像素电极的跳变电压,增强像素电极电压的保持率,并可进一步提高阵列基板的显示效果。因此,本实施例的阵列基板具有较佳的显示性能。实施例七本发明实施例七提供一种阵列基板,参见图5B和图5C,本实施例提供的阵列基板可基于前述实施例,其与前述实施例提供的阵列基板的区别在于,像素电极11覆盖了其所在像素单元(即本像素单元)内的数据线5、源电极7、漏电极8、栅电极3和有源层6以及显示区域(即本像素单元内除栅线以外的所有图案),同时还覆盖了相邻像素单元中与该像素电极11邻接的栅线2;对于本像素单元来说几乎均被像素电极11(包括本像素单元的部分像素电极和一相邻像素单元的部分像素电极)覆盖了。该阵列基板的像素电极的具体形成方法可以参照上述实施例四中的相关描述。其中,本实施例的阵列基板可以作为反射型有源显示器的阵列基板,例如电子纸显示器的阵列基板,此时该阵列基板为柔性材料;采用本实施例增大像素电极的覆盖面积的技术方案,一方面可以提高阵列基板的开口率;另一方面,当栅线扫描方向与像素电极覆盖相邻像素单元中栅线的方向一致时,通过像素电极对本像素单元的数据线和相邻像素单元中与像素电极邻接的栅线的覆盖可以显著降低数据线和栅线对阵列基板上层的显示介质的干扰,进而提高了阵列基板的显示画面的整体品质。进一步,本实施例五还提供了另一种结构的阵列基板,具体如图5D所示,与图5C所示的阵列基板相比,图5D所示阵列基板中的栅极保护层较厚,其厚度大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="187"/>优选大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="194"/>当栅极保护层采用氮化硅材料时,该栅极保护层的厚度优选为大于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="175"/>而小于ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="193"/>其中,上述栅极保护层的厚度范围仅用于供本领域技术人员参考,并不做限定。本实施例通过增大栅极保护层的厚度,可以避免覆盖于数据线和栅线上的像素电极对其覆盖下的导电图案的干扰,为通过增大像素电极的覆盖面积以提高开口率、减小数据线、栅线对上层显示介质的干扰等提供了实施基础。在此说明,本发明上述各实施例提供的阵列基板均可作为反射型有源显示器的阵列基板;此时,由于像素电极通过反射环境光进行显示,因此像素电极的材料可以为透明导电材料,例如氧化铟锡(ITO),也可以为非透明导电材料,例如电阻率较小的金属材料,减小对公共电极信号的延迟。实施例八本发明实施例八提供一种电子纸显示器,包括对盒设置的上基板和本发明上述实施例提供的任意一种阵列基板,所述上基板和阵列基板中夹设有显示介质。进一步地,所述上基板包括第二衬底基板;其中,该上基板可以为彩膜基板,这种情况下,所述上基板的第二衬底基板上可以形成有公共电极、彩色树脂和黑矩阵;或,该上基板也可以不是彩膜基板,这种情况下,所述上基板的第二衬底基板上可以仅形成有公共电极,而不包括彩色树脂和黑矩阵。其中,阵列基板的第一衬底基板和上基板的第二衬底基板的材料可以为柔性材料。本实施例电子纸显示器中的阵列基板具有顶栅式结构,栅电极形成于TFT沟道之上,利用栅电极可以挡住环境光对TFT沟道的光照,可以避免TFT沟道出现漏电流,降低漏电流对阵列基板显示性能的影响,进而可以提高电子纸显示器的显示性能。本发明实施例的阵列基板可以采用本发明实施例所提供的阵列基板的制造方法来制备,形成相应的图案结构。最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。